【導讀】對于誤碼率 (BER) 模擬，將發(fā)現(xiàn)的誤碼數(shù)除以總位數(shù)來計算 BER。對于統(tǒng)計上顯著的結果，應該計算數(shù)百到一千個錯誤。即使 BER 相當高（10-4）；計算 500 個錯誤需要 500 萬位。為了使仿真在合理的短時間內運行，必須找到一個相當簡單的模型，該模型能夠充分捕獲所有相關的數(shù)據(jù)轉換器特性。
這篇文章中的圖 1 顯示了直接射頻數(shù)模轉換和直接射頻模數(shù)轉換選項。（請注意，數(shù)模轉換器 {DAC} 和模數(shù)轉換器 {ADC} 統(tǒng)稱為“數(shù)據(jù)轉換器”。）
圖 1(b)。解調器
在那篇文章中，您的作者想知道的一件事是：為了獲得良好的通信鏈路性能，圖 1 中的 DAC 和 ADC 的質量要求是什么？關于這個問題似乎沒有太多發(fā)表。
這讓他想知道，如果他要模擬通信鏈路中的數(shù)據(jù)轉換器，應該如何建模？
對于誤碼率 (BER) 模擬，將發(fā)現(xiàn)的誤碼數(shù)除以總位數(shù)來計算 BER。對于統(tǒng)計上顯著的結果，應該計算數(shù)百到一千個錯誤。即使 BER 相當高（10-4）；計算 500 個錯誤需要 500 萬位。為了使仿真在合理的短時間內運行，必須找到一個相當簡單的模型，該模型能夠充分捕獲所有相關的數(shù)據(jù)轉換器特性。
這篇文章描述了他找到的信息。將討論分為有關 ADC 和 DAC 的討論很有用。.02 版添加注釋；本文不考慮 Sigma-Delta 型數(shù)據(jù)轉換器。
模數(shù)轉換器 (ADC) 模型
下面的參考文獻 [4] 至 [18] 討論了 ADC 的分析、模型、仿真、測試和規(guī)范。特別是[13]、[14]、[16]和[17]提出了對 ADC 性能某些方面進行建模的模型。作為一名工程師，作者想知道是否可以建立一個更簡單、更容易理解的模型。
圖 2.
圖 2 顯示了 5 位 ADC 的量化。有 2 5 = 32 級。由于輸入可以是正的，也可以是負的，所以這被稱為雙極性輸入ADC。您的作者想知道的一個方面是峰值信號和平均信號之間相對于滿量程 (FS) 的 dB 之間的差異。
圖 2 中信號的峰值電壓介于 +0.9375 伏 (FS+) 和 -1 伏 (FS-) 之間；這是±1伏的一個很好的近似值。
射頻工程師習慣于處理信號的有效值。正弦波的均方根值為 0.707 伏，相對于 FS 為 - 3 dB。由于這在過去讓您的作者感到困惑，因此他選擇定義單位 dBpeakFS（信號相對于滿量程的電壓峰值的 dB）和 dBrmsFS（信號相對于滿量程的 rms 值的 dB）。
另一個問題涉及有人關心的 ADC 輸出帶寬。對于 ADC 的早期音頻應用，人們通常關心完整的奈奎斯特帶寬。
然而，對于如圖 1(b) 所示的直接 RF 采樣，僅需要關注信號占用的奈奎斯特頻帶部分以及少量保護頻帶。這導致作者定義了“有趣的帶寬”，如圖 3 所示。
“感興趣的帶寬”是由數(shù)字信號處理（DSP）處理的帶寬。它通常是所需的信號帶寬或更寬一些。
圖 3.
請注意，在圖 3 中，雖然信號和“感興趣”的帶寬顯示相同，但??兩者的中心頻率卻不同。這可能是由于我們篇文章中描述的帶通采樣所致，其中 ADC 時鐘充當混頻器的本地振蕩器。ADC 時鐘的頻率用 fS 表示。奈奎斯特頻率 = F奈奎斯特= f S / 2。
選擇用于實現(xiàn)模型的輸入信號
為了表征 ADC 以創(chuàng)建良好的模型，有必要定義有用的輸入信號。大多數(shù) ADC 規(guī)格都是使用單個正弦波輸入創(chuàng)建的。然而，由于其帶寬為 0 Hz 并且沒有包絡變化，因此它看起來并不是一個非常好的信號。如圖 4 所示，2 音輸入具有超過 0 Hz 的帶寬并且具有幅度變化。使用兩個高質量信號源和正確的功率組合可以在測試臺上輕松生成。此外，大多數(shù)數(shù)據(jù)表都包含一些有關 2 音輸入設備性能的信息。
圖 4.
[4]和[12]中還提出了雙音測試信號。已提出的其他測試信號包括具有任意頻譜形狀的高斯輸入 [17] 以及 AM 或 FM 信號 [5]。通常，這些需要不太常見的信號發(fā)生器，并且通常不會在數(shù)據(jù)表中顯示為測試輸入。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
使用SiC MOSFET和Si IGBT柵極驅動優(yōu)化電源系統(tǒng)
