【導(dǎo)讀】在直流電路當(dāng)中，使用的較多的技術(shù)就是DC-DC，它能夠使電壓值的電能轉(zhuǎn)變?yōu)榱硪粋€電壓值電能。電源設(shè)計當(dāng)中的DC-DC變換器模塊就是基于這種技術(shù)，它能夠簡化電路的設(shè)計，并且縮短產(chǎn)品的研制周期。與PWM結(jié)合之后，DC-DC就能更好的對模擬電路進(jìn)行控制。文中詳細(xì)的介紹了能夠更好地設(shè)計PWM DC-DC系統(tǒng)的方法。
PWM DC-DC的組成核心電路共分兩大部分，分別是ramp/pulse oscillator和error amplifier。ramp/pulse oscillator的難點在于造出一個具有高線性度的ramp waveform，電路雖然不難，但做到最佳卻頗具難度。通常為了維持高線性度，大都會額外再加個補(bǔ)償電路來解決。
而error amplifier，目前有type II和typ III兩種補(bǔ)償架構(gòu)，而要如何決定type II及typeIII補(bǔ)償電路中的R及C值就需考量整體DC-DC。error amplifier看似簡單，但是 R和C的值卻會決定整個DC-DC系統(tǒng)的穩(wěn)定度與效能。所以，若然不是非常了解整個理論基礎(chǔ)，就冒然的定出R、C值是非常不明智的。
在做DC-DC電路前，根據(jù)所input voltage、output voltage、Iload 范圍，用編好的excel來計算出要使用的電感、電容值、type II或者type III補(bǔ)償R和C值各為多少后，用simplis仿真驗證，然后才用spectre來做各個子電路的模擬。不過，用spectre來作模擬所需時間實在很長。
DC-DC電路中，最難的當(dāng)屬PWM的error amplifier，只要R、C值沒決定好，整個系統(tǒng)的performance都會受到影響，在不斷的調(diào)整中才會漸漸理出個頭緒出來，要想定出R和C值，真的要熟悉整個PWM的理論架構(gòu)。
PWM的DC-DC的gm不能過高或者過低，而是要搭配系統(tǒng)來采用type II或者type III的補(bǔ)償網(wǎng)路、L和C值以及操作頻率所計算出來的。因此，gm值是依據(jù)系統(tǒng)規(guī)格所計算出來的一項規(guī)格，而不是隨意定出來的值。
對于error amplifier，它的考量點乃在于外部電感、電容、ESR所組成的三階filter的pole，再配合分壓電阻的gain、PWM的gain、error amplifier本身的gain、phase。因此并不是error amplifier的gain夠高，phase margin夠?qū)捈纯?。并且要配合整個loop的gain以及phase去算出來，才能夠知道error amplifier的gain和phase margin值是多少，尤其是phase margin，PWM的stability決定了error amplifier的phase margin。
除了errr amplifier外，最麻煩的當(dāng)屬protection circuit，在DC-DC電路中用到很多protection circuit，如soft-start circuit、under voltage lock out、 current liming circuit、thermal shut-down circuit、 over current protection、zero current protection等等，各有不同的保護(hù)對象與條件。處理不當(dāng)就會導(dǎo)致DC-DC 系統(tǒng)癱瘓，而且各個protection機(jī)制又有優(yōu)先權(quán)的區(qū)分，所以這些protection circuit是最麻煩處理的。
目前的系統(tǒng)中絕大部份會有PWM和PFM兩種switching regulator。在正常的PWM模式下操作，如果系統(tǒng)是省電模式，則會進(jìn)入PFM。這是因為PWM和PFM兩者在輕/重負(fù)載下各有其優(yōu)缺點，以往的系統(tǒng)幾乎都只工作在PWM下。
POWER DEVICE的metal bus width絕大部份都是以average current來估算的，仍要小心避免其transient peak current過大，和流過的時間過長的問題。因為一旦transient peak current的值過大，且維持的時間過久，仍然有可能會把meal給燒斷掉。
相關(guān)閱讀：
對軟開關(guān)半橋DC-DC變換器的PWM控制策略分析
支持任意輸出電容、效率高達(dá)95%的DC-DC穩(wěn)壓器
利用同步降壓DC-DC穩(wěn)壓器實現(xiàn)反相電源的設(shè)計
